Conception d'étages A/N isolés en cascade et de coprocesseurs FPGA capables d'effectuer l'analyse de Fourier en direct sur plus de 100 cellules.
Des barrières capacitives offrant 150kV/µs d'immunité aux transitoires en mode commun évitent les faux déclenchements sous des commutations de 1000A/µs.