Diseño de frontends A/D aislados en cadena margarita y coprocesadores FPGA para análisis de Fourier en tiempo real en más de 100 celdas.
Barreras capacitivas de 150kV/µs de inmunidad a transitorios de modo común evitan disparos en falso durante conmutaciones de 1000A/µs.