Design von Daisy-Chain-isolierten A/D-Frontends und FPGA-Coprozessoren für Echtzeit-Fourier-Analysen an über 100 seriellen Batteriezellen.
Kapazitive Barrieren mit 150 kV/µs CMTI verhindern Fehlauslösungen bei schnellen SiC-Schaltvorgängen mit 1000 A/µs.